基于慢波传输线的真延时电路
知识产权简介
本发明公开了一款基于慢波传输线的紧凑型真延时芯片。该芯片工作在21-31GHz，该芯片所提出的电路级联了一个反射型真延时单元和两个开关型真延时单元。反射型真延时单元作为主要的延时单元。在反射型单元中，还采用了一种超紧凑的双圈正交耦合器。两个开关型真延时单元在提高延时范围的同时也提高了延时精度。此外，本工作采用了慢波传输线来提高整体面积效率。慢波传输线中间并联的关断状态的晶体管的寄生电容会是得传播常数进一步增加。因此，在最小面积内可以保持最大化的延时覆盖范围。所提出的电路基于一种硅基CMOS工艺，最大相对延时为52.8ps，精度为 4.8ps。相对延时的RMS误差小于 1.7ps，插入损耗的RMS误差小于0.63dB。得益于超紧凑的耦合器和慢波传输线的应用，芯片核心面积仅为 0.14mm^2。这项工作实现了377.14ps/mm^2 的延时面积比 。
转化前景
随着无线通信的发展，频谱资源丰富的多个毫米波频段被分配给第五代/超五代通信。第五代/超五代通信要进一步提升整体无线容量，载波聚合是必不可少的。此外，支持波束形成的相控阵在第五代/超五代通信中得到了广泛的应用，以延长通信距离。考虑到带间和带内载波聚合，需要这样的宽带系统支持操作。移相器是第五代/超五代通信相控阵中用于补偿载波频率下信道间相位差的常用选择。然而，对于宽带或多波段应用，它会导致波束斜视。为了解决这个问题，真延时电路可以提供一致的带内延时响应，从而有效地减少波束斜视并提高带宽。近年来，真延时电路得到了广泛的研究。低通网络通常被采用在无源的真延时电路中作为延时单元。然而，由于其固有的截止频率，单个延时单元在毫米波频率下所能实现的延时通常受到限制，需要级联多个延时单元实现目标延时，这大大增加了面积开销。全通网络已成为真延时电路的另一种有前景的替代方案。然而，大量电感的使用以及级联架构仍会导致面积消耗大幅增加，这无疑降低了真延时电路的单位面积的延时效率.本发明公开了一款基于慢波传输线的紧凑型真延时芯片。该芯片工作在21-31GHz，该芯片所提出的电路级联了一个反射型真延时单元和两个开关型真延时单元。反射型真延时单元作为主要的延时单元。在反射型单元中，还采用了一种超紧凑的双圈正交耦合器。两个开关型真延时单元在提高延时范围的同时也提高了延时精度。此外，本工作采用了慢波传输线来提高整体面积效率。慢波传输线中间并联的关断状态的晶体管的寄生电容会是得传播常数进一步增加。因此，在最小面积内可以保持最大化的延时覆盖范围。所提出的电路基于一种硅基CMOS工艺，最大相对延时为52.8ps，精度为 4.8ps。相对延时的RMS误差小于 1.7ps，插入损耗的RMS误差小于0.63dB。得益于超紧凑的耦合器和慢波传输线的应用，芯片核心面积仅为 0.14mm^2。这项工作实现了377.14ps/mm^2 的延时面积比 。